SK hynix Inc. a annoncé la signature récente d'un protocole d'accord avec TSMC en vue d'une collaboration pour la production de la prochaine génération de HBM et l'amélioration de l'intégration de la logique et de la HBM grâce à une technologie d'emballage avancée. L'entreprise prévoit de poursuivre le développement de HBM4, ou la sixième génération de la famille HBM, dont la production de masse est prévue à partir de 2026, par le biais de cette initiative. SK Hynix a déclaré que la collaboration entre le leader mondial de l'espace mémoire AI et TSMC, l'un des principaux fondeurs logiques mondiaux, conduira à davantage d'innovations dans la technologie HBM.

Cette collaboration devrait également permettre des percées dans les performances de la mémoire grâce à une collaboration trilatérale entre la conception du produit, la fonderie et le fournisseur de mémoire. Les deux entreprises se concentreront tout d'abord sur l'amélioration des performances de la matrice de base qui est montée tout en bas du boîtier HBM. Le HBM est fabriqué en empilant un noyau de DRAM sur un noyau de base doté de la technologie TSV, et en connectant verticalement un nombre fixe de couches de l'empilement DRAM au noyau de base avec des TSV dans un boîtier HBM.

Le dé de base situé en bas est connecté au GPU, qui contrôle l'HBM.TSV (Through Silicon Via) : Technologie d'interconnexion qui relie les puces supérieures et inférieures à l'aide d'une électrode qui traverse verticalement la puce logique de base et les puces DRAM. Il peut y avoir des milliers de TSV en fonction de la conception de la puce. SK hynix a utilisé une technologie propriétaire pour fabriquer les puces de base jusqu'à HBM3E, mais prévoit d'adopter le processus logique avancé de TSMC pour les puces de base HBM4 afin de pouvoir intégrer des fonctionnalités supplémentaires dans un espace limité.

Cela permet également à SK hynix de produire des puces HBM personnalisées qui répondent à un large éventail de demandes des clients en matière de performances et d'efficacité énergétique. SK hynix et TSMC ont également convenu de collaborer pour optimiser l'intégration de la technologie HBM de SK hynix et de la technologie CoWoS® ? de TSMC, tout en coopérant pour répondre aux demandes communes des clients concernant la technologie HBM.

CoWoS (Chip on Wafer on Substrate) : Un processus d'emballage propriétaire de TSMC qui relie le GPU/xPU, une puce logique et HBM, sur un substrat spécial appelé interposeur. Il est également appelé emballage 2,5D car la puce logique et le HBM empilé verticalement (3D) sont intégrés dans un module qui est placé sur un substrat d'emballage horizontal (2D).