Renesas Electronics Corporation a annoncé avoir développé des technologies de circuit pour une puce de test de mémoire vive magnétorésistive à couple de transfert de spin intégrée (STT-MRAM, ci-après MRAM) avec des opérations de lecture et d'écriture rapides fabriquées à l'aide d'un processus de 22 nm. La puce de test comprend une matrice de cellules de mémoire MRAM intégrée de 32 mégabits (Mbit) et atteint un accès en lecture aléatoire de 5,9 nanosecondes (ns) à une température de jonction maximale de 150°C, et un débit d'écriture de 5,8 mégaoctets par seconde (MB/s). Renesas a présenté ces réalisations le 16 juin lors du 2022 IEEE Symposium on VLSI Technology and Circuits, qui s'est tenu du 12 au 17 juin à Hawaï.

Avec les progrès des technologies IoT et AI, les unités de microcontrôleur (MCU) utilisées dans les dispositifs d'extrémité devraient offrir des performances plus élevées que jamais, et doivent donc être fabriquées avec des nœuds de processus plus fins. La MRAM fabriquée en BEOL (Note 1) est avantageuse par rapport à la mémoire flash fabriquée en FEOL (Note 2) pour les processus sub-22 nm car elle est compatible avec la technologie de processus logique CMOS existante et nécessite moins de couches de masque supplémentaires. Cependant, la MRAM a une marge de lecture plus faible que la mémoire flash, ce qui dégrade la vitesse de lecture.

Un écart important entre la fréquence de fonctionnement du CPU et la fréquence de lecture de la mémoire non volatile constitue également un défi car il peut dégrader les performances du MCU. La MRAM peut également atteindre un temps d'écriture plus court que la mémoire flash car elle ne nécessite aucune opération d'effacement avant l'opération d'écriture. Cependant, d'autres améliorations de la vitesse sont nécessaires pour raccourcir le temps d'arrêt du système pour les mises à jour over-the-air (OTA) requises pour les dispositifs d'extrémité et pour réduire les coûts des fabricants de produits finis dans l'écriture des codes de contrôle pour les MCU.

1. Technologie de lecture rapide utilisant un circuit amplificateur de détection de haute précision : La MRAM utilise des cellules de mémoire comprenant des dispositifs à jonction tunnel magnétique (MTJ) dans lesquels les états de haute et de basse résistance correspondent respectivement aux valeurs de données 1 et 0 pour stocker les informations. Un amplificateur de détection différentiel fait la distinction entre les deux états en lisant la différence de tension de la vitesse de décharge entre le courant de la cellule de mémoire et le courant de référence. Cependant, étant donné que la différence de courant de la cellule de mémoire entre les états 1 et 0 est plus petite pour la MRAM que pour la mémoire flash, la différence de tension lue par l'amplificateur de détection est plus petite.

Même si le temps de décharge est prolongé pour obtenir des différences de tension plus importantes entre les noeuds d'entrée différentiels de l'amplificateur de détection, les deux noeuds d'entrée sont susceptibles d'être complètement déchargés avant d'obtenir une différence de tension nécessaire. Ce problème est particulièrement aigu à haute température. Pour résoudre ce problème, Renesas a introduit une nouvelle technologie utilisant le couplage capacitif pour augmenter le niveau de tension des nœuds d'entrée différentiels, permettant à l'amplificateur différentiel de détecter une différence de tension même lorsque la différence de courant de la cellule de mémoire est faible, réalisant une opération de lecture rapide et de haute précision.

2. Technologie d'écriture rapide avec optimisation simultanée du nombre de bits d'écriture et raccourcissement du temps de transition de mode : Suite aux technologies d'écriture rapide pour les STT-MRAM embarquées annoncées en décembre 2021, la nouvelle technologie atteint une vitesse encore plus élevée en raccourcissant le temps de transition de mode pendant l'opération d'écriture. Cette technologie divise les zones auxquelles la tension d'écriture est appliquée et, en entrant l'adresse d'écriture avant le réglage de la tension d'écriture, elle applique sélectivement la tension uniquement à la zone nécessaire. Cette méthode réduit la charge capacitive parasite sur la zone où la tension est appliquée pendant l'opération d'écriture, ce qui réduit le temps de réglage de la tension.

En conséquence, le temps de transition de mode vers l'opération d'écriture est réduit d'environ 30 %, ce qui accélère l'opération d'écriture. Renesas continue de développer des technologies visant à l'application de la technologie MRAM embarquée dans les produits MCU. Ces nouvelles technologies ont le potentiel d'augmenter considérablement la vitesse d'accès à la mémoire, qui est actuellement un défi avec la MRAM, pour dépasser 100 MHz, permettant ainsi des MCU plus performants avec la MRAM embarquée.

Une vitesse d'écriture plus rapide contribuera à une écriture de code plus efficace sur les dispositifs d'extrémité. Renesas s'engage à augmenter encore la capacité, la vitesse et l'efficacité énergétique des MCU pour répondre à une gamme de nouvelles applications.