Samsung Electronics Co., Ltd. a annoncé qu'elle avait commencé la production initiale de son nœud de processus de 3 nanomètres (nm) appliquant l'architecture de transistor Gate-All-Around (GAA). Multi-Bridge-Channel FET (MBCFET), la technologie GAA de Samsung mise en œuvre pour la toute première fois, défie les limites de performance de FinFET, améliorant l'efficacité énergétique en réduisant le niveau de tension d'alimentation, tout en améliorant également les performances en augmentant la capacité de courant d'attaque. Samsung lance la première application du transistor à feuille nanométrique avec des puces à semi-conducteurs pour des applications informatiques à haute performance et à faible consommation et prévoit de l'étendre aux processeurs mobiles.

La technologie exclusive de Samsung utilise des nanofiches avec des canaux plus larges, ce qui permet des performances plus élevées et une plus grande efficacité énergétique par rapport aux technologies GAA utilisant des nanofils avec des canaux plus étroits. En utilisant la technologie GAA 3nm, Samsung sera en mesure d'ajuster la largeur du canal de la nanoplaquette afin d'optimiser l'utilisation de l'énergie et les performances pour répondre aux différents besoins des clients. En outre, la flexibilité de conception de la technologie GAA est très avantageuse pour la co-optimisation de la technologie de conception (DTCO), ce qui permet d'augmenter les avantages en termes de puissance, de performance et de surface (PPA).

Par rapport au processus 5nm, le processus 3nm de première génération permet de réduire la consommation d'énergie jusqu'à 45 %, d'améliorer les performances de 23 % et de réduire la zone de 16 % par rapport au 5nm, tandis que le processus 3nm de deuxième génération permet de réduire la consommation d'énergie jusqu'à 50 %, d'améliorer les performances de 30 % et de réduire la zone de 35 %. À mesure que les nœuds technologiques se réduisent et que les besoins en performances des puces augmentent, les concepteurs de circuits intégrés doivent relever le défi de traiter d'énormes quantités de données pour vérifier des produits complexes avec plus de fonctions et une mise à l'échelle plus serrée. Pour répondre à ces demandes, Samsung s'efforce de fournir un environnement de conception plus stable afin de réduire le temps nécessaire aux processus de conception, de vérification et de signature, tout en renforçant la fiabilité des produits.

Depuis le troisième trimestre de 2021, Samsung Electronics fournit une infrastructure de conception éprouvée grâce à une préparation approfondie avec les partenaires du Samsung Advanced Foundry Ecosystem (SAFE), notamment Ansys, Cadence, Siemens et Synopsys, afin d'aider les clients à perfectionner leur produit en un temps réduit.