Synopsys, Inc. a annoncé la poursuite de sa collaboration étroite avec TSMC afin de fournir des solutions EDA et IP robustes pour les processus les plus avancés et les technologies d'encapsulation de pointe de TSMC, dans le but d'accélérer la conception de puces IA et l'innovation en matière de conception multi-puces 3D. Parmi les dernières collaborations, citons la disponibilité de flux numériques et analogiques certifiés sur les processus TSMC A16?? et N2P pour la productivité et l'optimisation de la conception, rendus possibles par Synopsys.ai??, et le développement initial de flux EDA sur le processus A14 de TSMC.

Synopsys et TSMC travaillent également à la certification des outils pour la technologie TSMC N3C récemment annoncée, en s'appuyant sur les solutions de conception N3P disponibles. Afin d'accélérer encore la conception de semi-conducteurs pour l'empilement 3D à ultra-haute densité, le Synopsys 3DIC Compiler, certifié par TSMC, prend en charge 3Dblox et permet la technologie CoWoS® de TSMC avec des interposeurs de taille 5,5 fois supérieure.

En outre, Synopsys fournit des solutions IP complètes et éprouvées sur silicium pour les processus avancés de TSMC, permettant aux concepteurs d'intégrer rapidement les fonctionnalités nécessaires dans leurs conceptions de nouvelle génération avec une consommation d'énergie minimale et des performances maximales. Choisies par de nombreux clients, les solutions IP d'interface et de base de Synopsys, les meilleures de leur catégorie, sont destinées aux processus N2/N2P de TSMC et permettent d'obtenir des performances maximales avec une consommation d'énergie minimale pour les puces HPC, de pointe et automobiles. Grâce au déploiement réussi de l'IP Synopsys dans des milliers de conceptions, Synopsys et TSMC continuent de permettre à leurs clients communs de réduire les risques d'intégration tout en respectant des objectifs stricts en matière de consommation d'énergie, de performances et de surface.

La solution IP complète et éprouvée de Synopsys pour les normes de pointe telles que 1,6T Ethernet, PCIe 7.0, UCIe, PCIe 7.0 et UALink permet des interfaces à haut débit dans les SoC hétérogènes à forte intensité de données. Parmi les dernières collaborations, Synopsys.ai et UALink permettent à Synopsys.ai de proposer des solutions d'interface et d'IP à large bande passante pour les processus N2P de TSMC. Les solutions IP complètes et éprouvées de Synopsys pour les processus N2/N2P et les technologies d'encapsulation avancées de TSMC accélèrent la conception de puces IA et l'innovation en matière de conception multi-puces 3D.

Parmi les collaborations les plus récentes, citons la disponibilité de flux numériques et analogiques certifiés sur les technologies TSMC A16?? et CoWoS?? de TSMC pour des boîtiers 5,5x plus grands.5x, accélère l'intégration de puces empilées en 3D dans les puces IA de nouvelle génération. Le vaste portefeuille de Synopsys Foundation et Interface IP offre la plus faible consommation d'énergie sur les processus N2P de TSMC et les solutions IP les plus complètes du secteur pour les normes de pointe, notamment HBM4, 1,6T Ethernet, UCIe, PCIe7.0 et Ualink, permettant des interfaces à bande passante élevée dans les SoC hétérogènes à forte intensité de données.

Synopsys et TSMC travaillent actuellement à la certification des outils pour la technologie N2C de TSMC et des solutions IP pour les processus N2P de TSMC.