Lors du 2024 North America Technology Symposium, TSMC a dévoilé ses nouveaux procédés de semi-conducteurs, ses emballages avancés et ses technologies 3D IC pour alimenter la prochaine génération d'innovations en matière d'intelligence artificielle avec un leadership en matière de silicium. TSMC a présenté la technologie TSMC A16TM, qui comprend des transistors nanosheet de pointe avec une solution innovante de rail d'alimentation à l'arrière pour la production en 2026, apportant une densité logique et des performances considérablement améliorées. TSMC a également présenté sa technologie System-on-Wafer (TSMC-SoW ??), une solution innovante pour apporter des performances révolutionnaires au niveau de la plaquette en répondant aux futures exigences de l'IA pour les centres de données hyperscalaires.

Cette année marque le 30e anniversaire du symposium technologique nord-américain de TSMC, auquel plus de 2 000 personnes ont assisté, alors qu'elles étaient moins de 100 il y a 30 ans. Le symposium technologique nord-américain de Santaara, en Californie, donne le coup d'envoi des symposiums technologiques de TSMC organisés dans le monde entier au cours des prochains mois. Le symposium comprend également une "zone d'innovation", conçue pour mettre en évidence les réalisations technologiques des jeunes entreprises clientes émergentes.

Innovation TSMC NanoFlexTM pour les transistors à nanoplaques : La prochaine technologie N2 de TSMC sera accompagnée de TSMC NanoFlex, la prochaine percée de la société dans la co-optimisation conception-technologie. TSMC NanoFlex offre aux concepteurs une flexibilité dans les cellules standard N2, les éléments de base de la conception des puces, les cellules courtes mettant l'accent sur la petite surface et une plus grande efficacité énergétique, et les cellules hautes maximisant les performances. Les clients sont en mesure d'optimiser la combinaison de cellules courtes et hautes au sein d'un même bloc de conception, en ajustant leurs conceptions pour atteindre les compromis optimaux en termes de puissance, de performance et de surface pour leur application.

Technologie N4C : En mettant sa technologie avancée au service d'une plus large gamme d'applications, TSMC a annoncé la technologie N4C, une extension de la technologie N4P avec une réduction du coût de la matrice pouvant atteindre 8,5 % et un faible effort d'adoption, dont la production en volume est prévue pour 2025. N4C offre une propriété intellectuelle de base et des règles de conception efficaces en termes de surface qui sont entièrement compatibles avec la technologie N4P largement adoptée, avec un meilleur rendement grâce à la réduction de la taille de la matrice, ce qui constitue une option rentable pour les produits de valeur qui migrent vers le prochain nœud technologique avancé de TSMC. (CoWoS® ?, SoIC et System-on-Wafer® ?): La technologie Chip on Wafer on Substrate (CoWoS® ?) de TSMC a joué un rôle clé dans la révolution de l'IA en permettant aux clients d'intégrer plus de cœurs de processeurs et de piles de mémoire à large bande passante (HBM) côte à côte sur un interposeur.

Parallèlement, le système sur puce intégré (SoIC) s'est imposé comme la principale solution pour l'empilement de puces en 3D, et les clients associent de plus en plus le CoWoS au SoIC et à d'autres composants pour obtenir l'intégration ultime du système dans l'emballage (SiP). Avec le système sur tranche, TSMC propose une nouvelle option révolutionnaire pour permettre un grand nombre de puces sur une tranche de 300 mm, offrant plus de puissance de calcul tout en occupant beaucoup moins d'espace dans les centres de données et en augmentant les performances par watt par des ordres de grandeur. COUPE utilise la technologie d'empilement de puces SoIC-X pour empiler une puce électrique sur une puce photonique, offrant ainsi l'impédance la plus faible à l'interface puce à puce et une efficacité énergétique supérieure à celle des méthodes d'empilement conventionnelles.

TSMC prévoit de qualifier COUPE pour les modules enfichables à petit facteur de forme en 2025, puis de l'intégrer dans l'emballage CoWoS en tant qu'optique coemballée (CPO) en 2026, apportant ainsi des connexions optiques directement dans l'emballage. Emballage avancé pour l'automobile : Après avoir introduit le processus N3AE "Auto Early" en 2023, TSMC continue de répondre aux besoins des clients de l'industrie automobile en matière de puissance de calcul accrue répondant aux exigences de sécurité et de qualité de la route en intégrant le conditionnement avancé. TSMC développe des solutions InFO-oS et CoWoS-R pour des applications telles que les systèmes avancés d'aide à la conduite (ADAS), le contrôle des véhicules, le contrôle des véhicules et les ordinateurs centraux des véhicules, en visant la qualification AEC-Q100 Grade 2 d'ici le quatrième trimestre 2025.