Alchip Technologies a révélé que l'entreprise a présenté un document lors du TSMC 2023 Taiwan Open Innovation Platform®?Ecosystem Forum, dans lequel elle expose sa méthodologie révolutionnaire de conception collaborative de chiplets 3DIC et d'IP intégrée pour l'intelligence artificielle avancée (AI). Cette plateforme révolutionnaire vise à augmenter considérablement la puissance de calcul nécessaire pour traiter les réseaux neuronaux complexes et les grands ensembles de données. Les architectures traditionnelles peinent à répondre efficacement à ces exigences.

Désormais, la technologie IP SerDes avancée permet une interconnexion à plus grande échelle avec des boîtiers 2,5D et 3D qui consomment moins d'énergie, occupent un espace plus réduit et fonctionnent avec une plus grande efficacité. Selon l'article, l'intégration 3DIC permet de stocker des réseaux neuronaux plus importants et plus complexes directement sur une puce, ce qui réduit les transferts de données fréquents vers la mémoire externe. Cela améliore l'efficacité des calculs, réduit la consommation d'énergie et permet le traitement en temps réel d'ensembles de données plus importants.

La technologie 3DIC empile les puces de calcul sur les puces de mémoire et d'interconnexion à l'aide d'une haute densité de trous traversants dans le silicium (TSV) et d'hyper bosses pour augmenter la densité des transistors de calcul, des puces SRAM plus grandes, des interconnexions plus courtes, une meilleure efficacité énergétique avec un temps de latence minimal, selon les auteurs. Le document envisage de combiner les interconnexions pilotées par IP avec les chiplets 3DIC pour relever les défis redoutables de la puissance de calcul, de la capacité de mémoire et de l'optimisation des interconnexions. Les concepteurs de puces d'intelligence artificielle sont désormais libres de repousser les limites des capacités d'intelligence artificielle, ce qui permettra de créer des systèmes d'intelligence artificielle plus puissants, plus efficaces et plus évolutifs. Alchip a révélé dans sa présentation qu'elle a conçu le dispositif 3DIC en utilisant l'emballage avancé CoWoS® ? de TSMC pour intégrer le SerDes® avancé dans le dispositif 3DIC.

de TSMC pour intégrer l'IP SerDes avancé. La conception du boîtier a fait l'objet d'une simulation approfondie de l'intégrité du signal (SI), de l'intégrité de l'alimentation (PI) et des considérations thermiques. Un utilisateur tiers a fourni des conseils sur le découpage du boîtier, la gestion thermique et la prise en compte de l'intégrité du signal et a réalisé avec succès une conception complète du système, annonce le document.