GBT Technologies Inc. s'est vu accorder une demande de procédure accélérée par le United States Patent and Trademark Office pour sa demande de brevet non provisoire concernant la correction automatique des inadéquations de connectivité électrique des circuits intégrés (CI). La demande de brevet fera l'objet d'un examen prioritaire afin d'accélérer le processus. Le brevet original a été déposé le 3 août 2022 (demande n° 17880055) pour protéger les méthodologies et algorithmes programmatiques permettant d'automatiser la correction des défauts de connectivité électrique des circuits intégrés, dans le but de raccourcir le cycle de conception des micropuces, en particulier pour les nœuds nanométriques avancés de 5 nm et moins.

Le processus de vérification Layout Versus Schematic (LVS) compare le masque du circuit intégré avec la netlist schématique pour déterminer s'ils correspondent. Les résultats de la comparaison sont considérés comme "réussis" (ou "propres") si tous les dispositifs électroniques et la connectivité décrits dans le schéma correspondent aux dispositifs et à la connectivité de la disposition. Un résultat 'fail' (ou 'dirty') signifie que la connectivité et/ou les dispositifs ne correspondent pas.

En particulier avec les types de layout analogique ou MIXTE, ces inadéquations doivent être corrigées manuellement, ce qui représente un travail de conception manuel fastidieux et chronophage. Un concepteur d'agencement doit déboguer les résultats, identifier les mauvaises connexions électriques et/ou les disparités entre les dispositifs, et apporter les modifications nécessaires à l'agencement pour obtenir une comparaison "propre". La demande de brevet non provisoire de GBT vise à protéger un système et une méthode algorithmiques permettant d'exécuter ce processus automatiquement.

D'un simple clic, le système est conçu pour lire le schéma et les données de disposition du CI, comparer les dispositifs et la connectivité électrique (câblage) et, en cas de détection d'inadéquations, déconnecter les fils défectueux et les reconnecter dans la disposition afin d'obtenir un LVS "propre". Le système est conçu pour corriger automatiquement le layout, sans provoquer d'autres violations LVS, géométriques (DRC), de vérification de la fiabilité (RV) et DFM (Design for Manufacturing).