TSMC (TWSE : 2330, NYSE : TSM) dévoile aujourd’hui son tout nouveau procédé de semiconducteurs, son packaging avancé et ses technologies 3D IC pour soutenir la prochaine génération d’innovations en matière d’IA grâce au leadership du silicium lors de l'édition 2024 du North America Technology Symposium de la société. TSMC a lancé la technologie TSMC A16™, avec des transistors nanofeuille de premier plan avec une solution innovante de rail d'alimentation arrière pour une production en 2026, apportant une densité logique et des performances considérablement améliorées. TSMC présente également sa technologie System-on-Wafer (TSMC-SoW™), une solution innovante pour apporter des performances révolutionnaires au niveau des plaques en répondant aux futures exigences en matière d'IA pour les centres de données hyperscaler.

L'événement marque le 30e anniversaire du symposium technologique nord-américain de TSMC, et plus de 2 000 personnes y ont assisté, alors qu’elles étaient moins de 100 il y a 30 ans. Le North America Technology Symposium à Santa Clara, en Californie, donnera le coup d'envoi des TSMC Technology Symposiums dans le monde entier au cours des prochains mois. Le symposium comporte également une « Innovation Zone », conçue pour mettre à l'honneur les réalisations technologiques de nos startups clientes.

« Nous entrons dans un monde optimisé par l’IA, dans lequel l’intelligence artificielle fonctionne non seulement dans des centres de données, mais aussi sur des PC, des appareils mobiles, des voitures et même sur l’internet des objets », déclare C.C. Wei, CEO de TSMC. « Chez TSMC, nous proposons à nos clients l’ensemble de technologies le plus complet pour concrétiser leur vision de l’IA, du silicium le plus avancé au monde au portefeuille le plus large de plateformes de conditionnement et de circuits intégrés 3D avancés, en passant par les technologies spécialisées qui intègrent le monde numérique au monde réel. »

Parmi les nouvelles technologies présentées lors du symposium figurent :

La technologie TSMC A16™ : alors que la technologie phare N3E de TSMC est désormais en production et que N2 est en bonne voie pour une production au second semestre 2025, TSMC a lancé A16, la prochaine technologie de sa feuille de route. A16 combinera l’architecture Super Power Rail de TSMC avec ses transistors nanofeuille pour une production prévue en 2026. Il améliore la densité logique et les performances en consacrant des ressources de routage frontal aux signaux, ce qui rend A16 idéal pour les produits HPC avec des routes de signal complexes et des réseaux de distribution d'énergie denses. Par rapport au processus N2P de TSMC, A16 permettra d’améliorer la vitesse de 8 à 10 % à la même Vdd (tension d’alimentation positive), de réduire la puissance de 15 à 20 % à la même vitesse et d’améliorer jusqu’à 1,10 fois la densité des puces pour les produits de centres de données.

Innovation TSMC NanoFlex™ pour les transistors nanofeuille : la prochaine technologie N2 de TSMC sera dotée de TSMC NanoFlex, la nouvelle avancée de la société dans la co-optimisation de la technologie de conception. TSMC NanoFlex offre aux concepteurs une flexibilité dans les cellules standard N2, les blocs de construction de base de la conception de puces, avec des cellules courtes pour une surface compacte et une plus grande efficience énergétique, et des cellules hautes maximisant les performances. Les clients sont en mesure d'optimiser la combinaison de cellules courtes et hautes dans le même bloc de conception, en ajustant leurs designs pour atteindre un niveau optimal de puissance, de performance et d'équilibre de zone pour leur application.

Technologie N4C : apportant la technologie de pointe de TSMC à un plus large éventail d’applications, TSMC a annoncé N4C, une extension de la technologie N4P avec une réduction des coûts allant jusqu’à 8,5 % et un faible effort d’adoption, dont la production en volume est prévue en 2025. N4C offre des règles d'IP et de conception optimisant la zone qui sont entièrement compatibles avec le N4P largement adopté, avec un meilleur rendement grâce à la réduction de la taille des matrices, offrant ainsi une option rentable pour permettre aux produits abordables de migrer vers le prochain nœud technologique avancé de TSMC.

CoWoS®, SoIC et System-on-Wafer (TSMC-SoW™ ) : la technologie Chip on Wafer on Substrate (CoWoS®) de TSMC a été un catalyseur clé de la révolution de l’IA en permettant aux clients de placer davantage de cœurs de processeur et de piles de mémoire haute bande passante (HBM) côte à côte sur un interposeur. En parallèle, notre système sur puces intégrées (SoIC) s'est imposé comme la solution leader pour l'empilement de puces 3D, et les clients associent de plus en plus les CoWoS et les SoIC et d'autres composants pour l'intégration ultime du système dans un boîtier (SiP).

Avec System-on-Wafer, TSMC fournit une nouvelle option révolutionnaire pour permettre un large éventail de matrices sur une plaque de 300 mm, offrant plus de puissance de calcul tout en occupant beaucoup moins d'espace dans le centre de données et en augmentant les performances par watt de plusieurs ordres de grandeur. La première offre SoW de TSMC, une plaque entièrement logique basée sur la technologie Integrated Fan-Out (InFO), est déjà en production. Une version à puce sur plaque tirant parti de la technologie CoWoS est prévue pour 2027, permettant l'intégration de SoIC, HBM et d'autres composants pour créer un système puissant au niveau de la plaquette avec une puissance de calcul comparable à un rack de serveur de centre de données, ou même à un serveur entier.

Intégration de la photonique de silicium : TSMC développe la technologie Compact Universal Photonic Engine (COUPE™) pour soutenir la croissance explosive de la transmission de données qui accompagne le boom de l'IA. COUPE utilise la technologie d'empilage de puces SoIC-X pour empiler une matrice électrique sur une matrice photonique, offrant ainsi la plus faible impédance à l'interface matrice-matrice et une efficacité énergétique supérieure à celle des méthodes d'empilage conventionnelles. TSMC prévoit de qualifier COUPE pour les pluggables à petit facteur de forme en 2025, suivis de l'intégration dans le packaging CoWoS en tant qu'optique co-packagée (CPO) en 2026, apportant des connexions optiques directement dans le boîtier.

Packaging automobile avancé : après avoir lancé le processus « Auto Early » N3AE en 2023, TSMC continue de répondre aux besoins de nos clients du secteur automobile en matière de puissance de calcul accrue répondant aux exigences de sécurité et de qualité des autoroutes en intégrant du silicium de pointe avec un packaging avancé. TSMC développe des solutions InFO-oS et CoWoS-R pour des applications telles que les systèmes avancés d'aide à la conduite (ADAS), le contrôle des véhicules et les ordinateurs centraux des véhicules, avec pour objectif d'obtenir la qualification AEC-Q100 Grade 2 d'ici le quatrième trimestre de 2025.

À propos de TSMC

TSMC a été le pionnier du modèle de fonderie à métier exclusif lors de sa création en 1987, et reste depuis le leader mondial des fonderies de semi-conducteurs dédiées. La société soutient un écosystème prospère de clients et partenaires internationaux grâce à ses technologies de processus inégalées et à son portefeuille de solutions de conception afin de promouvoir l'innovation dans le secteur mondial des semi-conducteurs. Avec des opérations en Asie, en Europe et en Amérique du Nord, TSMC est une entreprise citoyenne engagée à l'échelle mondiale.

TSMC a déployé 288 technologies de traitement distinctes et fabriqué 11 895 produits pour 528 clients en 2023 en fournissant la plus large gamme de services technologiques de conditionnement avancés et spécialisés. Le siège de l'entreprise est situé à Hsinchu, à Taïwan. Pour plus de renseignements, rendez-vous sur https://www.tsmc.com.

Le texte du communiqué issu d’une traduction ne doit d’aucune manière être considéré comme officiel. La seule version du communiqué qui fasse foi est celle du communiqué dans sa langue d’origine. La traduction devra toujours être confrontée au texte source, qui fera jurisprudence.